Microchip добави функции за C++ синтез и хардуерно ускорение към PolarFire FPGA

Microchip разшири развойните функции на програмируемите логически матрици (FPGA) и системи върху чип (SoC) с интегрирана програмируема логическа матрица от фамилията PolarFire. С помощта на новия компилатор SmartHLS може да бъде реализиран алгоритмичен синтез на високо ниво (HLS), позволяващ първичните алгоритми на езика C++ да се превеждат директно в оптимизиран за FPGA код на ниво регистър-трансфер (RTL). Това дава възможност на разработчиците да използват по-ефективно възможностите на FPGA за хардуерно ускорение с цел намаляване на енергопотреблението в приложения с разпределени изчислителни системи, посочват от фирмата.

"SmartHLS подобрява нашия развоен пакет Libero SoC и предоставя на повече софтуерни разработчици достъп до необятните предимства на нашите доказани платформи PolarFire и PolarFire SoC, без да се налага да стават експерти по FPGA хардуер. Заедно с нашия комплект за разработка на софтуер за невронни мрежи VectorBlox тези инструменти значително ще подобрят ефективността при създаването на авангардни решения, използващи C/C++ базирани алгоритми, за приложения като машинно зрение, машинно самообучение, управление на електродвигатели и индустриална автоматизация чрез използването на FPGA като хардуерен ускорител", обясни Брус Уайър, вицепрезидент на подразделението за FPGA продукти в Microchip.

Компилаторът SmartHLS изисква до 10 пъти по-малко редове код от еквивалентен RTL инструмент, като полученият код е по-лесен за четене, разбиране, тестване, отстраняване на грешки и проверка. Компилаторът също така опростява анализа на системни несъвършенства при проектирането на хардуерна микроархитектура и позволява вече съществуващите софтуерни реализации на C++ да се използват заедно с PolarFire FPGA и FPGA SoC.

Ключови думи: Microchip   PolarFire   FPGA   FPGA SoC   Libero SoC   SmartHLS  

Област: Електроника